Verilog HDL与数字电路设计

Verilog HDL与数字电路设计
作　者： 王冠
出版社： 机械工业出版社
丛编项： 硬件电路工程师从入门到提高丛书
版权说明： 本书为公共版权或经版权方授权，请支持正版图书
标　签： VHDL
ISBN 出版时间 包装 开本 页数 字数
未知 暂无 暂无 未知 0 暂无

作者简介

暂缺《Verilog HDL与数字电路设计》作者简介

内容简介

Verilog HDL是一种国际化的硬件描述语言，目前在EDA中已经十分流行，并且成为当今硬件工程师使用的主要硬件描述语言之一。在如今的电子系统设计领域中，Verilog HDL已经成为广大技术人员必须掌握的一种硬件描述语言。本书将从实际应用的角度出发，全面系统地介绍Verilog HDL与数字电路设计的相关知识，使读者全面掌握Verilog HDL和具体的数字电路设计方法。本书从结构上可以分4个部分：第1部分重点介绍Verilog HDL的基本语法知识；第2部分重点介绍常用数字电路设计的Verilog HDL描述；第3部分主要通过具体的实例来介绍小型和大型复杂数字电路的设计，使读者掌握采用Verilog HDL设计实际数字电路的方法和技巧；第4部分对Verilog HDL流行的EDA开发工具进行了简单的介绍。本书全面系统，实用性强，既可以作为高等院校通信与电子类高年级本科生、研究生的教材或教材参考书，同时也可以作为从事各类电子系统设计的科研人员和硬件工程师的应用参考书。

图书目录

丛书序

前言

第1章 概述

1.1 什么是HDL

1.2 Verilog HDL概述

1.3 Verilog HDL与VHDL的比较

1.4 System 与Verilog

1.5 小结

第2章 初识Verilog HDL

2.1 自顶向下的设计和自底向上的实现

2.2 不同抽象级别的Verilog HDL模型

2.3 描述数字电路系统的行为

2.4 设计数字电路系统

2.5 Verilog HDL的基本单元——模块

2.6 逻辑功能描述的3种方法

2.7 块语句

2.8 initial语句

2.9 小结

第3章 Verilog HDL基本语法

3.1 词法约定

3.2 数据类型

3.3 赋值语句

3.4 条件结构

3.5 循环结构

3.6 任务和函数

3.7 预编译指令

3.8 小结

第4章 高级语法

4.1 Verilog IEEE1364-2001

4.2 门级建模

4.3 用户自定义原语

4.4 系统任务和函数

4.5 逻辑验证

4.6 小结

第5章 组合逻辑电路

第6章 时序逻辑电路

第7章 有限状态机

第8章 Verilog HDL的综合

第9章 常用典型模块的设计

第10章 SPI总线及设计

第11章 SDRAM控制器设计

第12章 开发工具入门

参考文献