| 作 者： | 俞一鸣 |
| 出版社： | 机械工业出版社 |
| 丛编项： | |
| 版权说明： | 本书为出版图书，暂不支持在线阅读，请支持正版图书 |
| 标 签： | 电子数字计算机 |
| ISBN | 出版时间 | 包装 | 开本 | 页数 | 字数 |
|---|---|---|---|---|---|
| 未知 | 暂无 | 暂无 | 未知 | 0 | 暂无 |
丛书序
前言
第1章 可编程逻辑器件概述
1.1 可编程阵列逻辑
1.2 通用阵列逻辑
1.3 CPID和FPGA
第2章 MAXⅡ系列CPLD
2.1 概述
2.2 MAXⅡ系列CPLD的结构
2.2.1 逻辑阵列与逻辑单元
2.2.2 MAXⅡ系列CPLD中的连接通路
2.2.3 全局时钟网络
2.2.4 FLASH中的用户使用区
2.2.5 输入／输出单元
第3章 CYCLONEⅡ系列FPGA
3.1 概述
3.2 CYCLONEⅡ系列FPGA的结构
3.2.1 逻辑单元与逻辑阵列
3.2.2 内部连接通路
3.2.3 时钟资源
3.2.4 内部存储器
3.2.5 嵌入乘法器
3.2.6 输入／输出引脚
3.3 FPGA芯片的配置
3.3.1 主动串行模式
3.3.2 被动串行模式
3.3.3 JTAG模式
第4章 AtratixⅡ系列FPGA
4.1 概述
4.2 StratixⅡ系列FPGA的结构
4.2.1 自适应逻辑模块和逻辑阵列
4.2.2 内部连接通路
4.2.3 时钟控制
4.2.4 片内存储器
4.2.5 数字信号处理模块
4.2.6 输入／输出引脚
4.3 FPGA芯片的配置
4.3.1 快速被动并行模式
4.3.2 主动串行模式
4.3.3 被动串行模式
4.3.4 被动并行异步模式
4.3.5 JTAG模式
第5章 使用FPGA的内部资源
5.1 锁相环
5.2 RAM
5.2.1 单口RAM
5.2.2 双口RAM
5.2.3 先入先出存储器
第6章 DMA控制器
6.1 设计基础知识
6.1.1 DMA控制器的概念
6.1.2 WISHBONE总线
6.1.3 DMA控制器的功能和结构
6.2 DMA控制器的具体设计
6.2.1 FIFO模型的设计
6.2.2 DMA控制器的可综合代码设计
6.2.3 简单测试代码的设计
6.3 DMA控制器的实现
第7章 多路ADC采集系统
7.1 PLL单元
7.2 ADC控制逻辑
7.2.1 RAM地址控制逻辑
7.2.2 扫描范围控制
7.2.3 ADc采样时钟控制
7.2.4 ADC采样过程控制
7.2.5 RAM的读写控制
7.3 双口RAM
7.4 FIFO控制单元
7.4.1 数据格式转换
7.4.2 FIFO计数逻辑
参考文献
