| 作 者： | 刘东华 |
| 出版社： | 电子工业出版社 |
| 丛编项： | FPGA应用技术丛书 |
| 版权说明： | 本书为公共版权或经版权方授权，请支持正版图书 |
| 标 签： | 计算机与互联网 硬件与维护 |
| ISBN | 出版时间 | 包装 | 开本 | 页数 | 字数 |
|---|---|---|---|---|---|
| 未知 | 暂无 | 暂无 | 未知 | 0 | 暂无 |
第1章 Altera IP核的生成和使用
1.1 概述
1.2 MegaWizard插件管理器
1.3 SOPC构造器
1.4 基于Quartus II软件的IP核操作
1.4.1 创建工程
1.4.2 定制和向Quartus II工程中添加IP核
1.4.3 IP核的引用
第2章 数学运算IP核
2.1 LPM类整数运算IP核
2.1.1 LPM_ADD_SUB
2.1.2 LPM_COMPARE
2.1.3 LPM_COUNTER
2.1.4 LPM_DIVIDE
2.1.5 LPM_MULT
2.1.6 LPM_ABS
2.2 ALT类整数运算IP核
2.2.1 ALTACCUMULATE
2.2.2 ALTECC
2.2.3 ALTERA_MULT_ADD
2.2.4 ALTMEMMULT
2.2.5 ALTMULT_COMPLEX
2.2.6 ALTSQRT
2.2.7 PARALLEL_ADD
2.3 浮点数运算IP核
2.3.1 概述
2.3.2 ALTFP_ADD_SUB
2.3.3 ALTFP_DIV
2.3.4 ALTFP_MULT
2.3.5 ALTFP_SQRT
2.3.6 ALTFP_EXP
2.3.7 ALTFP_INV
2.3.8 ALTFP_INV_SQRT
2.3.9 ALTFP_LOG
2.3.10 ALTFP_ABS
2.3.11 ALTFP_COMPARE
2.3.12 ALTFP_CONVERT
2.3.13 ALTFP_MATRIX_INV
2.3.14 ALTFP_MATRIX_MULT
2.4 逻辑运算IP核
2.4.1 与、或、非和异或
2.4.2 LPM_CONSTANT
2.4.3 LPM_BUSTRI
2.4.4 LPM_MUX
2.4.5 LPM_ DECODE
2.4.6 LPM_CLSHIFT
第3章 存储器IP核
3.1 LPM类存储器IP核
3.1.1 LPM_SHIFTREG
3.1.2 LPM_FF
3.1.3 LPM_LATCH
3.2 ROM和RAM IP核
3.2.1 ROM和RAM
3.2.2 RAM初始化器
3.2.3 基于RAM的移位寄存器
3.3 FIFO
3.3.1 FIFO
3.3.2 FIFO分割器
3.4 Flash存储器IP核
第4章 数字信号处理IP核
4.1 FIR编译器
4.2 CIC
4.3 NCO
4.4 FFT
第5章 数字通信IP核
5.1 RS码编译器
5.2 Viterbi编译器
5.3 CRC编译器
5.4 8B/10B编译码器
5.5 POS-PHY Level 4
第6章 视频和图像处理IP核
6.1 接口
6.2 滤波器
6.2.1 2D FIR滤波器
6.2.2 2D中值滤波器
6.3 混合器
6.4 Avalon-ST视频监视器
6.5 色度重采样器
6.6 裁剪器
6.7 时钟驱动的视频输入和输出
6.7.1 时钟驱动的视频输入
6.7.2 时钟驱动的视频输出
6.8 颜色面板序列器
6.9 颜色空间转换器
6.10 控制同步器
6.11 帧读取器
6.12 帧缓存器
6.13 校正器
6.14 隔行扫描器
6.15 去隔行扫描器
6.15.1 去隔行扫描器
6.15.2 去隔行扫描器II
6.16 缩放器
6.16.1 缩放器
6.16.2 缩放器II
6.17 切换器
6.18 测试模板生成器
6.19 跟踪系统
第7章 输入/输出IP核
7.1 时钟控制块IP核
7.2 锁相环（PLL）IP核
7.3 LVDS收发器IP核
7.4 双数据速率I/O IP核
7.5 ALTDLL和ALTDQ_DQS IP核
7.6 I/O缓存IP核
第8章 接口IP核
8.1 ASI
8.2 10/100/1 000 Mbps以太网IP核
8.3 DDR和DDR2 SDRAM控制器
8.4 DDR和DDR2 SDRAM HPC和ALTMEMPHY IP核
8.5 PCI编译器
8.6 PCI Express编译器
8.7 RapidIO IP核
8.8 SDI IP核
第9章 FPGA调试IP核
9.1 SignalTap II逻辑分析仪
9.2 系统内的源和探测器（ISSP）
9.3 虚拟JTAG
9.4 串行Flash加载器
9.5 并行Flash加载器
参考文献
