| 作 者： | 王道宪 |
| 出版社： | 国防工业出版社 |
| 丛编项： | 嵌入式硬件系统设计与开发系列 |
| 版权说明： | 本书为出版图书，暂不支持在线阅读，请支持正版图书 |
| 标 签： | CPLD |
| ISBN | 出版时间 | 包装 | 开本 | 页数 | 字数 |
|---|---|---|---|---|---|
| 未知 | 暂无 | 暂无 | 未知 | 0 | 暂无 |
第1章 PLD概述
1. 1 PLD基本结构
1. 1. 1 PLD的发展进程及分类
1. 1. 2 PLD中阵列的逻辑表示
1. 1. 3 基本逻辑单元的PLD表示
1. 2 PAL的基本结构
1. 2. 1 PAL简介
1. 2. 2 PAL器件的命名方法
1. 2. 3 PAL器件的主要特点
1. 3 GAL的基本结构
1. 3. 1 GAL简介
1. 3. 2 GAL的工作模式的逻辑组态
1. 3. 3 GAL的编程
1. 3. 4 GAL器件的命名方法
1. 3. 5 GAL器件的主要特点
1. 3. 6 开发使用的注意事项
1. 3. 7 使用GAL器件的注意事项
第2章 CTLD与IFPGA简介
2. 1 CPLD的基本结构
2. 1. 1 CPLD器件结构简介
2. 1. 2 典型CPLD器件简述
2. 1. 3 CPLD的编程工艺
2. 1. 4 新技术的应用
2. 2 FPGA的基本结构
2. 2. 1 FPGA器件的发展
2. 2. 2 FPGA器件结构简介
2. 2. 3 FPGA器件的分类
2. 2. 4 低功耗FPGA设计
2. 3 CPLD与FPGA的比较
2. 3. 1 结构比较
2. 3. 2 互连
2. 4 CPLD开发应用选择
2. 4. 1 器件的逻辑资源量的选择
2. 4. 2 器件功耗的选择
2. 4. 3 芯片速度的选择
2. 4. 4 FPGA／CPLD的选择
2. 4. 5 封装的选择
2. 4. 6 其他因素的选择
第3章 Altera系列CPLD与FPGA
3. 1 Altera简介
3. 1. 1 Altera器件的特点
3. 1. 2 Altera器件的类型
3. 1. 3 Altera的开发软件
3. 2 典型FPGA器件--FLEX10K系列
3. 2. 1 概述
3. 2. 2 FLEX10K的特点
3. 2. 3 FLEX10K的内部结构
3. 3 典型CPLD器件--MAX7000系列
3. 3. 1 MAX7000的特点
3. 3. 2 MAX7000的内部结构
3. 3. 3 MAX7000的输出配置
3. 3. 4 MAX7000的编程
3. 4 其他系列简介
3. 4. 1 APEX系列
3. 4. 2 ACEX系列
3. 4. 3 Mercury系列
3. 4. 4 Excalibur系列
3. 4. 5 Stratix系列
第4章 Xilinx系列CPLD与FPGA
4. 1 Xilinx低成本普及型FPGA--SpartanTM-XL
4. 1. 1 Spartan-XL系列FPGA的基本结构
4. 1. 2 Spartan-XL系列FPGA的主要特点
4. 1. 3 Spartan-XL系列FPGA的先进特性
4. 2 Xilinx高密度系统级FPGA VirtexTM系列
4. 2. 1 VirtexTM-E 1. 8V系列FPGA的基本结构
4. 2. 2 VirtexTM-E 1. 8V系列FPGA的主要特点
4. 2. 3 VirtexTM-E 1. 8V系列FPGA先进特性
4. 2. 4 专门单元的设计原理
4. 3 XC9500系列CPLD器件
4. 3. 1 XC9500系列器件结构简述
4. 3. 2 功能块
4. 3. 3 宏单元
4. 3. 4 乘积项分配器
4. 3. 5 FastCONNECT开关矩阵
4. 3. 6 I／0块
4. 3. 7 XC9536系统内可编程CPLD产品规格说明
第5章 Lattice系列CPLD与FPGA
5. 1 ispLSI系列概况
5. 1. 1 isoLSI系列发展概况
5. 1. 2 ispLSI系列分类简介
5. 1. 3 在系统编程技术简介
5. 1. 4 ispLSI系列器件的基本结构
5. 2 ispLSll000和1000E系列
5. 2. 1 isoLSll000和1000E系列简介
5. 2. 2 通用逻辑块
5. 2. 3 巨型块
5. 2. 4 I/O单元
5. 2. 5 输出使能控制
5. 2. 6 输出布线区
5. 2. 7 输入布线
5. 2. 8 全局布线区
5. 2. 9 时钟分配网络
5. 2. 10 定时模型
5. 3 ispLSl2000／V系列简介
5. 3. 1 ispLSl2000／V系列概况
5. 3. 2 输出布线区
5. 3. 3 I／0单元和OE结构
5. 3. 4 全局时钟结构
5. 3. 5 定时模型
5. 4 ispLSl3000系列简介
5. 4. 1 isoLSl 3000系列概况
5. 4. 2 通用逻辑块
5. 4. 3 巨型块结构
5. 4. 4 全局时钟结构
5. 4. 5 I／0单元
5. 4. 6 边界扫描
5. 4. 7 定时模型
5. 5 ispLSI系列器件的编程
5. 5. 1 ispLSI系列器件的编程单元
5. 5. 2 ispLSI系列器件的编程接口
5. 5. 3 ispLSI系列器件的编程
第6章 VHDL硬件描述语言
6. 1 VHDL语言的前述
6. 1. 1 硬件描述语言自顶向下的设计过程特点
6. 1. 2 VHDL硬件描述语言的优点
6. 2 VHDL硬件描述语言的结构
6. 2. 1 实体及其说明
6. 2. 2 构造体及其说明
6. 2. 3 包集合. 库及配置
6. 2. 4 类属说明和端口说明
6. 3 VHDL语言的数据类型
6. 3. 1 标准的数据类型
6. 3. 2 用户定义的数据类型
6. 3. 3 用户定义的予类型
6. 3. 4 数据类型的转换
6. 3. 5 IEEE标准"STD LOGIC". "STD LOGIC VECTOR"
6. 4 VHDL语言的客体
6. 4. 1 信号说明
6. 4. 2 变量说明
6. 4. 3 常数说明
6. 5 VHDL语言的运算操作符
6. 5. 1 逻辑运算符
6. 5. 2 算术运算符
6. 5. 3 关系运算符
6. 5. 4 并置运算符
6. 6 VHDL语言的顺序描述语句
6. 6. 1 断言(ASSERT)语句
6. 6. 2 信号代入语句
6. 6. 3 变量赋值语句
6. 6. 4 WAIT语句
6. 6. 5 IF语句
6. 6. 6 CASE语句
6. 6. 7 LOOP语句
6. 6. 8 NEXT语句
6. 6. 9 EXIT语句
6. 7 VHDL语言的并发描述语句
6. 7. 1 进程(PROCESS)语句
6. 7. 2 条件信号代入语句
6. 7. 3 选择信号代入语句
6. 7. 4 并发信号代入语句
6. 7. 5 BLOCK块语句
6. 7. 6 并发过程调用语句
6. 7. 7 子程序语句的结构描述
6. 7. 8 COMPONENT语句和COMPONENT INSTANT语句
6. 8 VHDL语言对状态机的描述
6. 8. 1 Moore型状态机
6. 8. 2 Mealv型状态机
6. 9 93版和87版VHDL语言的主要区别
6. 9. 1 VHDL语言93版本的新特点
6. 9. 2 VHDL中定义了CROUP
6. 9. 3 VHDL中定义了共享变量
6. 9. 4 定义了新的属性FOREIGN
6. 9. 5 在端口映射中使用常量表达式
6. 9. 6 语句描述上的区别
6. 9. 7 标识
6. 9. 8 扩展标号标注
6. 9. 9 文件操作定义
6. 9. 10 纯函数和非纯函数
6. 9. 11 增加了逻辑操作
6. 9. 12 增加了预定义属性
6. 9. 13 对字符集进行了扩展
6. 9. 14 扩充了标准包集合
6. 9. 15 扩大了属性使用范围
6. 9. 16 Reoort语句(报告语句)
6. 9. 17 信号延时可指定脉冲宽度限制
6. 9. 18 可对信号赋无效值
6. 9. 19 延迟过程
6. 9. 20 93版本中实体--构造体. COMPONENT语句或配置的直接说明
6. 9. 21 可含端口说明部分的CENERATE语句
6. 9. 22 位串
6. 9. 23 定义了扩展标识符
6. 9. 24 87版到93版的移植中应该注意的几个问题
第7章 MAX+plus II的使用
7. 1 MAX+plus II的概述
7. 1. 1 MAX+plus II开发工具功能简介
7. 1. 2 MAX+plus II开发工具的安装
7. 1. 3 Max+plus II 9. 6的第一次运行
7. 2 Max+plusII的应用
7. 2. 1 工具条和常用菜单选项说明
7. 2. 2 文本输入法设计
7. 2. 3 图形输入法进行设计
7. 3 MAX+plusII中的元件符号. 元件库和宏向导
7. 3. 1 MAX+plusII中创建元件符号
7. 3. 2 MAX+plusII中元件库的使用
7. 3. 3 宏向导
附录 VHDL标准包集合STD_LOGIC_1164文件
参考文献
