| ISBN | 出版时间 | 包装 | 开本 | 页数 | 字数 |
|---|---|---|---|---|---|
| 未知 | 暂无 | 暂无 | 未知 | 0 | 暂无 |
项目一 三人表决器的设计
1.1 项目设计内容描述
1.2 项目相关理论知识
1.2.1 EDA技术简介
1.2.2 可编程逻辑器件
1.2.3 Quartus Ⅱ软件应用
1.3 三人表决器原理图设计
1.3.1 项目分析
1.3.2 项目设计
1.3.3 项目实施
1.3.4 Quartus Ⅱ器件编程
1.4 总结与思考
1.5 基础训练任务
1.5.1 任务1:一位全加器的设计
1.5.2 任务2:一位半加器的设计
1.5.3 任务3:一位全减器的设计
1.5.4 任务4:一位相同比较器的设计
1.6 拓展训练任务
1.6.1 任务1:四位全加器的设计
1.6.2 任务2:四位相同比较器的设计
1.6.3 任务3:乘法器的设计
1.6.4 任务4:除法器的设计
项目二 3-8线译码器的设计
2.1 项目设计内容描述
2.2 项目相关理论知识
2.2.1 VHDL语言概述
2.2.2 VHDL语言程序结构
2.2.3 VHDL语言基本要素
2.2.4 VHDL的并行语句
2.3 3-8线译码器VHDL设计
2.3.1 项目分析
2.3.2 项目设计
2.3.3 项目实施
2.3.4 RTL图观察器应用
2.4 总结与思考
2.5 基础训练任务
2.5.1 任务1:交通灯故障报警电路设计
2.5.2 任务2:二输入与非门的设计
2.5.3 任务3:数据编码器的设计
2.5.4 任务4:数码管显示译码器的设计
2.6 拓展训练任务
2.6.1 任务1:格雷码编码器的设计
2.6.2 任务2:优先编码器的设计
2.6.3 任务3:只读存储器的设计
2.6.4 任务4:八路数据选择器的设计
项目三 二进制加法计数器的设计
3.1 项目设计内容描述
3.2 项目相关理论知识
3.2.1 VHDL进程语句
3.2.2 VHDL顺序语句