| ISBN | 出版时间 | 包装 | 开本 | 页数 | 字数 |
|---|---|---|---|---|---|
| 未知 | 暂无 | 暂无 | 未知 | 0 | 暂无 |
第1章 集成电路设计概述
1.1 集成电路(1C)的发展
1.2 当前国际集成，电路技术发展趋势
1.3 无生产线集成电路设计技术
1.4 代工工艺
1.5 芯片工程与多项目晶圆计划
1.6 集成电路设计需要的知识范围
1.7 集成电路设计相关的参考书、期刊和学术会议
第2章 1C制造材料
2.1 概述
2.2 硅(Si)
2.3 砷化镓(GaAs)
2.4 磷化铟(inP)
2.5 绝缘材料
2.6金属材料
2.7 多晶硅
2.8 材料系统
2.8.1 半导体材料系统
2.8.2 半导体／绝缘体材料系统
参考文献
第3章 1C制造工艺
3.1 外延生长(Epitaxy)
3.2 掩膜(Mask)的制版工艺
3.3 光刻(Lithography)
3.3.1 光刻步骤
3.3.2 曝光方式
3.4 刻蚀(Etching)
3.5 掺杂
3.6 绝缘层的形成
3.7 金属层的形成
参考文献
第4章 无源元件
4.1 互连线
4.2 电阻
4.3 电容
4.4 电感
4.4.1 集总电感
4.4.2 传输线电感
4.5 分布参数元件
4.5.1 集总元件和分布元件
4.5.2 微带线
4.5.3 共面波导(CPW)
4.5.4 传输线元件
参考文献
第5章 IC有源元件与工艺流程
5.1 概述
5.2 双极性硅工艺
5.3 HBT工艺
5，4 MESFET和HEMT工艺
5.4.1 MESFETs
5.4.2 HEMT
5.5 MOS和相关的VLSI工艺
5.6 PMOS工艺
5.6.1 早期的铝栅工艺
5.6.2 铝栅重叠设计
5.6.3 自对准技术与标准硅工艺
5.7 NMOS工艺
5.7.1 了解NMOS工艺的意义
5.7.2 增强型和耗尽型MOSFET
5.7.3 E-NMOS工作原理图
5.7.4 NMOS工艺流程
5.8 CMOS工艺
5.8.1 一层多晶硅P阱CMOS工艺流程
5.8.2 一层多晶硅两层金属N阱CMOS工艺主要步骤
5.9 BiCMOS工艺
参考文献
第6章 MOS场效应管特性
6.1 MOS场效应管
6.1.1 MOS的基本结构
6.1.2 MOS电容的组成
6.1.3 MOS电容的计算
6.2 MOS管的阈值电压VT
6.3 影响VT值的四大因素
6.3.1 材料的功函数之差
6.3.2 Si02层中可移动的正离子的影响
6.3.3 氧化层中固定电荷的影响
6.3.4 界面势阱的影响
6.3.5 综合以上四大因素后的MOS器件阈值电压VT
6.4 体效应
6.5 MOSFET的温度特性
6.6 MOSFET的噪声
6.7 MOSFET尺寸按比例缩小(Scsling-down)
6.8 MOS器件的二阶效应
6.8.1 L和W的变化
6.8.2 迁移率的退化
6.8.3 沟道长度的调制
6.8.4 短沟道效应引起的门限电压的变化
6.8.5 狭沟道引起的门限电压的变化
6.8.6 第二栅现象
6.8.7 电离化
参考文献
第7章 采用SPlCE的集成电路模拟
7.1 集成电路计算机辅助电路模拟程序SPICE
7.2 采用SPICE的电路设计流程
7.3 电路元件的SPICE输入语句格式
7.3.1 标题、结束和注释语句
7.3.2 基本元件语句
7.3.3 半导体器件
7.3.4 模型语句
7.3.5 子电路描述语句
7.4 电路特性分析指令与控制语句
7.4.1 分析语句—
7.4.2 分析控制语句
7.5 SPIC正电路输入文件举例
7.6 SPICE格式的电路图(Schemeic)编辑
7.7 SPICE应用经验
参考文献
第8章 1C版图设计
8.1 工艺流程的定义
8.2 版图设计规则
8.3 图元(1nstances)
8.4 版图设计
8.5 版图检查
8.6 版图数据的提交
参考文献
第9章 集成电路的测试和封装
9.1 芯片在晶圆上的测试
9.2 芯片载体
9.3 芯片绑定
9.4 高速芯片封装
9.5 混合集成与微组装技术
参考文献
第10章 MOS基本电路
10.1 传输门
10.I.1 NMOS传输门
10.1.2 PMOS传输门
10.1.3 CMOS传输门
10.2 传输门的连接
10.2.1 串联
10.2.2 并联
10.2.3 串并联
10.3 NMOS反相器
10.4 NMOS反相器负载电阻的选择
10.4.1 纯电阻负载兄
10.4.2 饱和增强型负载
10.4.3 耗尽型负载
10.5 CMOS反相器
10.5.1 电路图
10.5.2 转移特性
10.5.3 CMOS反相器的瞬态特性
10.6 反相器的时延-功耗乘积
参考文献
第11章 CMOS静态传输逻辑电路
11.1 常规CMOS传输门逻辑电路
11.2 CMOS差动开关晶体管逻辑(DPTL)电路
第12章 CMOS静态，咴复逻辑电路
12.1 引言
12.2 全互补标准CMOS逻辑电路
12.3 伪NMOS逻辑电路
12.4 级联电压开关逻辑(CVSL)电路
12.5 差动错层CMOS逻辑(DSL)电路
12.5.1 DSL电路的工作原理
12.5.2 DSL电路的实用化
第13章 CMOS动态，恢复逻辑电路
13.1 CMOS电路
13.2 预充电—放电逻辑
13.2.1 贝尔实验室对动态电路的研究
13.2.2 预充电—放电逻辑
13.3 预充电技术的改进，多米诺逻辑(DominoLogic)电路
13.4 多米诺逻辑(DominoLogic)电路的发展
13.5 逻辑树中的寄生现象
13.6 多输出多米诺逻辑电路
第14章 时序电路
14.1 记忆元件
14.1.1 静态记忆元件
14.1.2 动态记忆元件
14.2 移位寄存器和锁存器
14.2.1 静态主从式移位寄存器
t4.2.2 动态移位寄存器
14.2.3 DFF
14.2.4 C2MOS移位寄存器
14.2.5 精简的DFF
14.2.6 小结
14.3 半静态锁存器(Latch)和DFF
14.3.1 锁存机理
14.3.2 各种形式的半静态锁存器
14.4 动态锁存器
14.4.1 反馈与锁存
14.4.2 刷新与锁存
14.4.3 动态锁存器
14.4.4 各种变形
14.4.5 与半静态锁存器比较
14.5 静态触发器
14.6 半静态触发器
14.6.1 具有置位、复位功能的半静态触发器
14.6.2 链式半动态锁存器
14.7 RS网络
14.8 单相动态边沿触发寄存器
14.8.1 UCLA开发的单相动态触发器
14.9 流水线逻辑结构’
14.10 真单相时钟电路——TSPC
14.10.1 主要出现在C2MOS电路中
14.10.2 TPSC-1电路
14.11 通用处理系统
第15章 模拟集成电路与模数混合集成电路
15.1 放大器
15.1.1 小信号放大器
15.1.2 限幅放大器
15.1.3 运算放大器
15.2 振荡器(OscUlator)
15.2.1 多谐振荡器(Muldvibrator)
15.2.2环形振荡器(RingOscillator)
15.3 数模转换器(DAC)
15.4 模数转换器(ADC)
参考文献
附录A
附录B
附录C
附录D
