| 作 者: | 雷伏 |
| 出版社: | 清华大学出版社 |
| 丛编项: | |
| 版权说明: | 本书为公共版权或经版权方授权,请支持正版图书 |
| 标 签: | VHDL |
| ISBN | 出版时间 | 包装 | 开本 | 页数 | 字数 |
|---|---|---|---|---|---|
| 未知 | 暂无 | 暂无 | 未知 | 0 | 暂无 |
第1章 概述
1.1 硬件描述语言介绍
1.2 VHDL语言的发展与特点
1.3 VHDL语言的开发流程
1.4 可编程逻辑器件简介
1.5 学习小结
1.6 思考与练习
第2章 数字逻辑基础
2.1 逻辑代数基础
2.2 组合逻辑电路
2.3 时序逻辑电路
2.4 学习小结
2.5 思考与练习
第3章 VHDL程序结构与要素
3.1 VHDL程序基本结构
3.2 VHDL文字规则
3.3 VHDL基本数据对象与数据类型
3.4 VHDL表达式与运算符
3.5 学习小结
3.6 思考与练习
第4章 VHDL基本描述语句
4.1 顺序描述语句
4.2 并行描述语句
4.3 属性描述语句
4.4 学习小结
4.5 思考与练习
第5章 组合逻辑电路的VHDL语言描述
5.1 基本逻辑门电路
5.2 选择器电路
5.3 编码器与译码器电路
5.4 三态门及总线缓冲器电路
5.5 加法器电路
5.6 求补器电路
5.7 乘法器电路
5.8 数值比较器电路
5.9 移位器电路
5.10 学习小结
5.11 思考与练习
第6章 时序逻辑电路的VHDL语言描述
6.1 时序电路的时钟信号
6.2 时序电路的复位信号
6.3 锁存器电路
6.4 触发器电路
6.5 寄存器电路
6.6 计数器电路
6.7 学习小结
6.8 思考与练习
第7章 有限状态机的VHDL语言描述
7.1 有限状态机概述
7.2 有限状态机的VHDL语言描述
7.3 Moore型状态机的设计
7.4 Mealy型状态机的设计
7.5 有限状态机的状态编码
7.6 非法状态的处理
7.7 学习小结
7.8 思考与练习
第8章 采用VHDL的数字系统设计
8.1 层次化结构设计
8.2 自顶向下的设计方法
8.3 库
8.4 程序包
8.5 配置
8.6 系统设计实例
8.7 学习小结
8.8 思考与练习
第9章 仿真、综合与优化
9.1 仿真
9.2 综合
9.3 设计优化
9.4 设计实现
9.5 学习小结
9.6 思考与练习
第10章 在Quartus II中进行电路设计
10.1 Quartus II软件的安装
10.2 Quartus II软件的设计流程
10.3 设计项目输入
10.4 设计项目编译与仿真
10.5 设计项目时序分析
10.6 设计项目的下载编程
10.7 学习小结
10.8 思考与练习
附录A VHDL保留字
附录B 常用逻辑符号对照表
附录C 常用VHDL开发软件
附录D 习题答案
参考文献