| ISBN | 出版时间 | 包装 | 开本 | 页数 | 字数 |
|---|---|---|---|---|---|
| 未知 | 暂无 | 暂无 | 未知 | 0 | 暂无 |
第1章 PYNQ开发平台介绍
1．1 PYNQ开发板
1．1．1 PYNQZl
1．1．2 PYNQ22
1．2 Zynq7020芯片
1．3 PYNQ框架
1．4 PYNQ平台的使用
第2章 实验环境的准备
2．1 线下方式实验环境的准备
2．1．1 在本机安装Vivado软件
2．1．2 PYNQ板卡的准备
2．1．3 使用JupyterNotebook与PYNQ建立连接
2．2 线上方式实验环境的准备
第3章 基于PYNQ的组成原理实验流程概览
3．1 整体开发流程介绍
3．2 Vivado开发流程概览
3．3 基于Python的硬件交互
第4章 Vivado开发流程
4．1 创建工程
4．2 设计输入
4．2．1 原理图方式
4．2．2 Verilog/VHDL方式
4．3 仿真
4．4 综合
4．5 引脚绑定（I/O处理）
4．5．1 物理引脚的绑定
4．5．2 与监控模块（PS）的连接
4．6 实现
4．7 TCI．使用介绍
4．8 实例演示
4．8．1 原理图方式
4．8．2 Verilog方式
第5章 基于Python的I/O交互
5．1 JupyterNotebook介绍
5．1．1 Jupyter组件
5．1．2 Notebook基础
5．1．3 Notebook用户界面
5．2 使用PYNQOverlay加载流文件
5．3 Python引脚绑定
5．4 基于Python调试组合逻辑
5．5 基于Python调试时序逻辑
5．6 实例演示
5．6．1 上传．bit和．tcl文件
5．6．2 基于Python的I/O交互
第6章 硬件描述语言简介
6．1 “模块”的描述
6．1．1 输入／输出端口说明
6．1．2 数据对象和数据类型
6．1．3 顺序语句与并行语句
6．2 模块基本用法示例
6．2．1 八位乘法器
6．2．2 译码器
6．2．3 八位二进制比较器
6．2．4 JK触发器设计
6．3 层次化设计
6．3．1 描述方式
6．3．2 层次化设计的写法
6．4 VHDL语言基础
6．4．1 标识符
6．4．2 数据对象
6．4．3 数据类型
6．4．4 数据类型转换
6．4．5 运算符
6．4．6 运算符优先级
6．4．7 VHDL常用语法
6．5 VerilogHDL语言基础
6．5．1 数据类型
6．5．2 数字表示形式
6．5．3 parameter定义常量
6．5．4 宏定义tdefine
6．5．5 运算符及表达式
6．5．6 运算符优先级
6．5．7 VerilogHDL常用语法
……
第7章 基于开源CPU的组成原理实验
第8章 实验内容设计
参考文献
