逻辑设计与数字系统

逻辑设计与数字系统
作　者： 刘宝琴
出版社： 清华大学出版社
丛编项： 清华大学信息科学技术学院教材信息与通信工程系列
版权说明： 本书为公共版权或经版权方授权，请支持正版图书
标　签： 数字逻辑
ISBN 出版时间 包装 开本 页数 字数
未知 暂无 暂无 未知 0 暂无

作者简介

暂缺《逻辑设计与数字系统》作者简介

内容简介

前言 数字电子技术课程的核心内容是数字电路的工作原理、分析和设计方法，以及数字系统的基本知识。重点是组合逻辑电路的分析和设计、同步和异步时序逻辑电路的分析和设计、数据处理器和控制器的设计。本书围绕数字系统这一主线，介绍逻辑设计的理论知识、VHDL语言和计算机辅助设计工具，使读者学会正确运用各种规模的数字集成电路（特别是可编程逻辑器件），设计易于测试、可靠工作、通用或专用的数字系统。 全书分为上、下两册，共18章。 上册包括第1～10章，其中第1～4章为基础知识。第1章为绪论。第2章为数制与编码。第3章讨论分析和设计逻辑电路的数学工具——逻辑代数，以及VHDL硬件描述语言的基本知识。第4章从使用器件的角度出发，介绍了TTL和CMOS数字集成逻辑电路的基本工作原理和特性参数。第5～8章介绍各种逻辑电路的分析和设计方法。第5章介绍组合逻辑电路的分析与设计。第6章介绍锁存器和触发器。第7章为常见的时序逻辑电路。第8章综合了第5，6，7章的知识，介绍了同步时序电路和脉冲型异步时序电路，这两种时序逻辑电路由组合逻辑电路和触发器构成，是数字系统中十分重要的电路。第9章介绍了存储器和可编程逻辑器件。第10章对面向综合的VHDL设计描述中的一些语法和注意事项做了重点介绍。 下册包括第11～18章。第11章介绍电位型异步时序逻辑电路的分析与设计。第12章介绍了二进制数的加、减、乘和除等运算电路。第13章是本书的一个重点，通过几个数字系统设计的实例，介绍了数字系统设计方面的基本概念和设计方法，为读者进一步学习通用或专用的数字系统打下基础。第14章简单介绍了几种常见的专用存储器。第15了可测性设计问题。第16和17章分别为逻辑仿真和面向仿真的VHDI。设计描述。第18章介绍数字信号和模拟信号相互转换的电路。 在选材上，本书注重基础知识，介绍今后相当长一段时间内仍然行之有效的基本理论和方法；同时，反映近年来数字电子技术的新发展和新应用，介绍新器件和新技术。注意培养学生分析问题和解决问题的能力，精选实例和习题，强调了器件传输延时等时间参数、系统中各信号在时间上的配合以及解决电路中竞争一险象等问题的重要性，列举了不同规模的数字系统设计的典型实例，加强了有关数字系统的设计知识，增加了可测性设计和逻辑仿真等内容。 VHDL是一种常用的硬件描述语言，作为一种尝试，本书伴随各种硬件电路的讨论，逐步地介绍各种相关的VHDL语句。这种做法有利于消...

图书目录

第1章 绪论

1.1 脉冲信号

1.2 数字信号和数字电路

第2章 数制与编码

2.1 数制

2.2 不同数制之间的相互转换

2.3 用二进制表示的其他进制

2.4 格雷码

2.5 字符代码

小结

习题

第3章逻 辑代数

3.1 逻辑变量和基本的逻辑运算

3.1.1 逻辑变量

3.1.2 基本的逻辑运算

3.1.3 逻辑函数

3.2 常见的逻辑门电路

3.3 逻辑代数的基本定律和规则

3.4 常用公式

3.5 逻辑函数的标准形式

3.5.1 最小项

3.5.2 最大项

3.5.3 两种标准形式表达式的互换

3.6 逻辑函数的代数化简方法

3.7 逻辑函数的卡诺图化简法

3.8 逻辑函数的表格化简法

3.9 VHDL硬件描述语言

3.9.1 VHDL设计描述的基本结构

3.9.2 数据类型

3.9.3 词法

3.9.4 运算符

3.9.5 对象

3.9.6 VHDL语句

3.9.7 库和use子句

3.9.8 设计单元举例

3.9.9 VHDL文件及仿真实例

小结

习题

第4章 集成逻辑电路

4.1 数字集成电路的特点与分类

4.2 晶体管开关特性

4.2.1 双极型二极管开关特性

4.2.2 双极型晶体三极管开关特性

4.3 MOS场效应管

4.4 晶体管一晶体管逻辑电路

4.4.1 最简单的门电路

4.4.2 TTL与非门

4.4.3 TTL门的主要参数

4.4.4 肖特基TTL电路

4.4.5 可以线或的TTL门

4.5 CMOS逻辑电路

4.5.1 CMOS反相器

4.5.2 CMOS传输门

4.5.3 CMOS逻辑门

4.5.4 CMOS三态门

4.6 不同逻辑系列的配合问题

小结

习题

第5章 组合逻辑电路的分析与设计

5.1 组合逻辑电路的特点

5.2 组合逻辑电路的分析

5.3 组合逻辑电路的设计

5.4 组合逻辑电路中的竞争和险象

5.4.1 竞争和险象

5.4.2 险象的类型

5.4.3 险象的消除

5.5 常见的组合逻辑电路

5.5.1 编码器和优先编码器

5.5.2 译码器

5.5.3 多路选择器和分路器

5.5.4 奇偶校验器

5.5.5 数值比较器

5.5.6 加法器

5.6 组合逻辑电路的VHDL描述

5.7 迭代阵列

小结

习题

第6章 锁存器和触发器

6.1 时序逻辑电路的基本特性

6.2 基本R-S锁存器

6.3 门控R-S锁存器

6.4 D锁存器

6.5 主从型触发器

6.5.1 主从型R-S触发器

6.5.2 主从型D触发器

6.5.3 主从型J-K触发器

6.6 边沿触发型触发器

6.7 触发器的参数和使用

6.8 触发器的逻辑功能描述

6.8.1 R-S触发器

6.8.2 J—K触发器

6.8.3 D触发器

6.8.4 钟控T触发器

6.8.5 边沿触发型T触发器

6.9 触发器的VHDL语句描述

小结

习题

第7章 常见的时序逻辑电路

7.1 寄存器

7.1.1 异步送数寄存器

7.1.2 同步送数寄存器

7.2 二进制计数器

7.2.1 二进制异步计数器

7.2.2 二进制同步计数器

7.2.3 中规模集成二进制计数器

7.3 任意进制计数器

7.3.1 十进制同步计数器

7.3.2 中规模集成十进制计数器

7.4 移位寄存器

7.5 移存型计数器

7.6 序列信号发生器

小结

习题

第8章 时序逻辑电路的分析与设计

8.1 时序逻辑电路的模型与分类

8.2 同步时序电路模型和功能描述

8.3 同步时序逻辑电路的分析

8.4 同步时序逻辑电路的设计

8.4.1 同步时序电路设计步骤

8.4.2 原始状态图和原始状态表的构成

8.4.3 状态化简

8.4.4 状态分配

8.4.5 确定激励函数和输出函数

8.4.6 自启动问题

8.4.7 同步时序电路设计举例

8.5 脉冲型异步时序逻辑电路的分析与设计

8.5.1 脉冲型异步时序电路的分析

8.5.2 脉冲型异步时序电路的设计

8.6 设计时序电路应注意的问题

小结

习题

第9章 存储器和可编程逻辑器件

9.1 随机存取存储器(RAM)

9.1.1 RAM的结构和参数

9.1.2 RAM的使用

9.2 只读存储器(ROM)

9.2.1或门和或非门电路

9.2.2 内容固定的只读存储器

9.2.3 用户可编程的只读存储器

9.2.4 ROM应用举例

9.3 可编程逻辑器件(PLD)

9.3.1 简单的可编程逻辑器件

9.3.2 复杂的可编程逻辑器件

9.3.3 现场可编程门阵列

9.3.4 PLD的编程方式

9.3.5 PLD的开发过程

9.3.6 PLD的测试

9.4 存储器的VHDL描述

小结

习题

第10章 面向综合的VHDL设计描述

10.1 基本知识索引

10.2 VHDI.语法的一些说明

10.2.1 设计库及其使用方法

10.2.2数据类型的选择

10.2.3 属性

10.2.4 VHDL中名字的可见性

10.2.5 子程序

10.2.6 重载

10.2.7 信号驱动源

10.2.8 结构描述

10.2.9 块语句

10.3 VHDL设计中的注意事项

小结

习题

附录A 我国集成电路型号命名规则

附录B 国家标准图形符号简介

附录C 常用逻辑符号

附录D AItera公司MAX+plusⅡ10.2软件的安装和使用说明

D1 MAX+plus Ⅱ软件的安装

D2 MAX+plus Ⅱ使用简介

附录E VHDL句法规则